Communication série, 2013/2014, TD1 : Différence entre versions
(Page créée avec « Chui 1 bo goss ») |
|||
| Ligne 1 : | Ligne 1 : | ||
| − | + | Partie électronique | |
| + | Séance 1 (07/05/2014) | ||
| + | |||
| + | Pour la toute première séance, suite au choix définitif du sujet et de sa compréhension, nous avons effectué plusieurs recherches sur le fonctionnement de la liaison série. | ||
| + | |||
| + | Avant de commencer directement sur le projet, nous avons réalisé le tutoriel d'Altium Designer proposé. Ce qui nous a permis de nous familiariser avec l'utilisation de ce logiciel. | ||
| + | En effet, cela nous a permis de comprendre le fonctionnement de la Nanoboard avec les composants des différentes librairies "FPGA". | ||
| + | |||
| + | Ensuite, nous avons commencé réellement le projet, en nous intéressant dans un premier temps à la partie émission. | ||
| + | Nous sommes rapidement parti sur l'utilisation d'un registre à décalage étant donné que l'on avait eu, au premier semestre, un TP de logique qui permettait de charger des données en parallèles et qui les transmettait ensuite en série. | ||
| + | |||
| + | Nous avons donc débuter simplement avec un registre à décalage SR16CLES, un Configurable Digital IO qui permet de générer les 8 bits de données | ||
Version du 3 juin 2014 à 13:08
Partie électronique Séance 1 (07/05/2014)
Pour la toute première séance, suite au choix définitif du sujet et de sa compréhension, nous avons effectué plusieurs recherches sur le fonctionnement de la liaison série.
Avant de commencer directement sur le projet, nous avons réalisé le tutoriel d'Altium Designer proposé. Ce qui nous a permis de nous familiariser avec l'utilisation de ce logiciel. En effet, cela nous a permis de comprendre le fonctionnement de la Nanoboard avec les composants des différentes librairies "FPGA".
Ensuite, nous avons commencé réellement le projet, en nous intéressant dans un premier temps à la partie émission. Nous sommes rapidement parti sur l'utilisation d'un registre à décalage étant donné que l'on avait eu, au premier semestre, un TP de logique qui permettait de charger des données en parallèles et qui les transmettait ensuite en série.
Nous avons donc débuter simplement avec un registre à décalage SR16CLES, un Configurable Digital IO qui permet de générer les 8 bits de données
